微电子学
微電子學
미전자학
MICROELECTRONICS
2000年
1期
1-4,7
,共5页
阮刚%肖夏%Reinhard Streiter%宋任儒%Thomas Otto%Thomas Gessner
阮剛%肖夏%Reinhard Streiter%宋任儒%Thomas Otto%Thomas Gessner
원강%초하%Reinhard Streiter%송임유%Thomas Otto%Thomas Gessner
超大规模集成电路%互连%寄生电容%时间延迟%数值模拟
超大規模集成電路%互連%寄生電容%時間延遲%數值模擬
초대규모집성전로%호련%기생전용%시간연지%수치모의
用数值计算方法详细模拟了室温及低温(77 K)下VLSI电路中金属互连线的寄生电容和时间延迟,得到了金属互连线的几何结构对寄生效应的影响.结果表明,互连线宽W同互连线节距P之比为0.5～0.6是获得最小时间延迟的最佳尺寸.模拟还给出了用铜代替铝金属线及用低介电常数电介质(εlow-k＝0.5εSiO2)代替SiO2后,在室温和低温条件下寄生电容及延迟的改善情况.
用數值計算方法詳細模擬瞭室溫及低溫(77 K)下VLSI電路中金屬互連線的寄生電容和時間延遲,得到瞭金屬互連線的幾何結構對寄生效應的影響.結果錶明,互連線寬W同互連線節距P之比為0.5～0.6是穫得最小時間延遲的最佳呎吋.模擬還給齣瞭用銅代替鋁金屬線及用低介電常數電介質(εlow-k＝0.5εSiO2)代替SiO2後,在室溫和低溫條件下寄生電容及延遲的改善情況.
용수치계산방법상세모의료실온급저온(77 K)하VLSI전로중금속호련선적기생전용화시간연지,득도료금속호련선적궤하결구대기생효응적영향.결과표명,호련선관W동호련선절거P지비위0.5～0.6시획득최소시간연지적최가척촌.모의환급출료용동대체려금속선급용저개전상수전개질(εlow-k＝0.5εSiO2)대체SiO2후,재실온화저온조건하기생전용급연지적개선정황.
