电子测试
電子測試
전자측시
ELECTRONIC TEST
2008年
6期
69-73
,共5页
时钟内插%时钟移相%PLL%脉内测频
時鐘內插%時鐘移相%PLL%脈內測頻
시종내삽%시종이상%PLL%맥내측빈
本文根据时钟数字移相原理,提出了一种新的瞬时测频方法,适用于捷变频雷达测频系统.该方案利用FPGA芯片内部的PLL产生了4路同频率但不同相位的移相时钟,结合等精度测频的原理,在实际闸门开启时段分别对每路时钟的脉冲个数计数,通过计数值相加和计算获得标准时钟计数值,等效为将单路标准时钟的频率提高4倍.实验板验证结果表明,该方案电路简单、成本低、性能稳定,能满足技术指标要求.
本文根據時鐘數字移相原理,提齣瞭一種新的瞬時測頻方法,適用于捷變頻雷達測頻繫統.該方案利用FPGA芯片內部的PLL產生瞭4路同頻率但不同相位的移相時鐘,結閤等精度測頻的原理,在實際閘門開啟時段分彆對每路時鐘的脈遲箇數計數,通過計數值相加和計算穫得標準時鐘計數值,等效為將單路標準時鐘的頻率提高4倍.實驗闆驗證結果錶明,該方案電路簡單、成本低、性能穩定,能滿足技術指標要求.
본문근거시종수자이상원리,제출료일충신적순시측빈방법,괄용우첩변빈뢰체측빈계통.해방안이용FPGA심편내부적PLL산생료4로동빈솔단불동상위적이상시종,결합등정도측빈적원리,재실제갑문개계시단분별대매로시종적맥충개수계수,통과계수치상가화계산획득표준시종계수치,등효위장단로표준시종적빈솔제고4배.실험판험증결과표명,해방안전로간단、성본저、성능은정,능만족기술지표요구.
