半导体学报
半導體學報
반도체학보
CHINESE JOURNAL OF SEMICONDUCTORS
2005年
8期
1656-1661
,共6页
菅洪彦%唐珏%唐长文%何捷%闵昊
菅洪彥%唐玨%唐長文%何捷%閔昊
관홍언%당각%당장문%하첩%민호
片上电感%按比例缩放%开路通路去嵌入%在片测试
片上電感%按比例縮放%開路通路去嵌入%在片測試
편상전감%안비례축방%개로통로거감입%재편측시
建立了标准CMOS工艺电感在片测试寄生参量模型.实验验证了相同频率时,信号线寄生的串联电阻、串联电感、并联电容与信号线的长度成正比.进而针对不同外径电感到焊盘之间信号线长度不同,采用相同去嵌入结构引起测量误差,不同的测试去嵌入结构又大大增加芯片面积的问题,首次提出针对该信号线寄生参量的按比例缩放地屏蔽开路通路测试结构去嵌入解决方案.使用0.35μm两层多晶硅、四层互连线的CMOS工艺电感流片验证了该方法的有效性.
建立瞭標準CMOS工藝電感在片測試寄生參量模型.實驗驗證瞭相同頻率時,信號線寄生的串聯電阻、串聯電感、併聯電容與信號線的長度成正比.進而針對不同外徑電感到銲盤之間信號線長度不同,採用相同去嵌入結構引起測量誤差,不同的測試去嵌入結構又大大增加芯片麵積的問題,首次提齣針對該信號線寄生參量的按比例縮放地屏蔽開路通路測試結構去嵌入解決方案.使用0.35μm兩層多晶硅、四層互連線的CMOS工藝電感流片驗證瞭該方法的有效性.
건립료표준CMOS공예전감재편측시기생삼량모형.실험험증료상동빈솔시,신호선기생적천련전조、천련전감、병련전용여신호선적장도성정비.진이침대불동외경전감도한반지간신호선장도불동,채용상동거감입결구인기측량오차,불동적측시거감입결구우대대증가심편면적적문제,수차제출침대해신호선기생삼량적안비례축방지병폐개로통로측시결구거감입해결방안.사용0.35μm량층다정규、사층호련선적CMOS공예전감류편험증료해방법적유효성.
