电子器件
電子器件
전자기건
JOURNAL OF ELECTRON DEVICES
2006年
3期
825-828
,共4页
图像验证系统%UART%VerilogHDL%FPGA
圖像驗證繫統%UART%VerilogHDL%FPGA
도상험증계통%UART%VerilogHDL%FPGA
用于JPEG2000静止图像压缩编码FPGA实现的图像验证系统.整个系统平台是由一个并口CMOS电脑眼、两个FPGA芯片、UART接口以及外部缓存组成.为了对搭建的平台进行验证,将并口电脑眼采集的图像数据存储在外部SRAM中,然后通过UART接口传送到PC机中,并通过PC机端的串口接收程序把采集的图像显示出来.完成了图像采集模块和UART接口模块的verilog HDL模型描述,通过了仿真和逻辑综合,并下载到FPGA芯片中,编写了串口接收程序,成功地实现了系统的联机调试.
用于JPEG2000靜止圖像壓縮編碼FPGA實現的圖像驗證繫統.整箇繫統平檯是由一箇併口CMOS電腦眼、兩箇FPGA芯片、UART接口以及外部緩存組成.為瞭對搭建的平檯進行驗證,將併口電腦眼採集的圖像數據存儲在外部SRAM中,然後通過UART接口傳送到PC機中,併通過PC機耑的串口接收程序把採集的圖像顯示齣來.完成瞭圖像採集模塊和UART接口模塊的verilog HDL模型描述,通過瞭倣真和邏輯綜閤,併下載到FPGA芯片中,編寫瞭串口接收程序,成功地實現瞭繫統的聯機調試.
용우JPEG2000정지도상압축편마FPGA실현적도상험증계통.정개계통평태시유일개병구CMOS전뇌안、량개FPGA심편、UART접구이급외부완존조성.위료대탑건적평태진행험증,장병구전뇌안채집적도상수거존저재외부SRAM중,연후통과UART접구전송도PC궤중,병통과PC궤단적천구접수정서파채집적도상현시출래.완성료도상채집모괴화UART접구모괴적verilog HDL모형묘술,통과료방진화라집종합,병하재도FPGA심편중,편사료천구접수정서,성공지실현료계통적련궤조시.
