半导体技术
半導體技術
반도체기술
SEMICONDUCTOR TECHNOLOGY
2011年
6期
466-469,486
,共5页
嵌入式%增益单元%动态随机存储器%交错并行隐式刷新%数据访问率
嵌入式%增益單元%動態隨機存儲器%交錯併行隱式刷新%數據訪問率
감입식%증익단원%동태수궤존저기%교착병행은식쇄신%수거방문솔
设计了一种与逻辑工艺兼容的64kb高速高密度嵌入式增益单元动态随机存储器(eDRAM).该存储器单元通过结构和版图的优化,典型尺寸为同代SRAM的40%.高低阈值管的引入分别改善了单元的读取速度和数据保持时间.同时交错并行隐式刷新机制利用增益存储单元读、写端口独立的结构和操作特性,配以合适的时序和仲裁机制,使得在无额外通信信号和握手接口下,实现刷新与访问互不影响,数据访问率达到100%.相比其他隐式刷新技术,该技术不需要过大的外围开销即可完成访问带宽加倍.芯片用SMIC 0.13μm CMOS工艺实现,大小为1.35 mm×1.35 mm.
設計瞭一種與邏輯工藝兼容的64kb高速高密度嵌入式增益單元動態隨機存儲器(eDRAM).該存儲器單元通過結構和版圖的優化,典型呎吋為同代SRAM的40%.高低閾值管的引入分彆改善瞭單元的讀取速度和數據保持時間.同時交錯併行隱式刷新機製利用增益存儲單元讀、寫耑口獨立的結構和操作特性,配以閤適的時序和仲裁機製,使得在無額外通信信號和握手接口下,實現刷新與訪問互不影響,數據訪問率達到100%.相比其他隱式刷新技術,該技術不需要過大的外圍開銷即可完成訪問帶寬加倍.芯片用SMIC 0.13μm CMOS工藝實現,大小為1.35 mm×1.35 mm.
설계료일충여라집공예겸용적64kb고속고밀도감입식증익단원동태수궤존저기(eDRAM).해존저기단원통과결구화판도적우화,전형척촌위동대SRAM적40%.고저역치관적인입분별개선료단원적독취속도화수거보지시간.동시교착병행은식쇄신궤제이용증익존저단원독、사단구독립적결구화조작특성,배이합괄적시서화중재궤제,사득재무액외통신신호화악수접구하,실현쇄신여방문호불영향,수거방문솔체도100%.상비기타은식쇄신기술,해기술불수요과대적외위개소즉가완성방문대관가배.심편용SMIC 0.13μm CMOS공예실현,대소위1.35 mm×1.35 mm.
