海军航空工程学院学报
海軍航空工程學院學報
해군항공공정학원학보
JOURNAL OF NAVAL AERONAUTICAL ENGINEERING INSTITUTE
2009年
5期
485-488
,共4页
多路脉冲序列%信号检测器%VHDL%CPLD%电路设计
多路脈遲序列%信號檢測器%VHDL%CPLD%電路設計
다로맥충서렬%신호검측기%VHDL%CPLD%전로설계
用VHDL语言在CPLD器件上实现了一种多路脉冲序列信号检测器,能够用七段数码管实时显示各路已检测出序列信号数门,电路各模块用VHDL语言来描述.文章介绍了仿真信号的形成原理和电路设计方法.并给出了部分电路和仿真波形.整个多路脉冲序列信号检测器设汁在一块CPLD芯片上,与其他方法设计的序列信号检测器相比,具有体积小、可靠性高、功耗低的特点.由于采用模块化的设计,对功能的修改和增加只要修改VHDL源程序.而不必更改硬件电路.从而实现数字系统硬件的软件化.
用VHDL語言在CPLD器件上實現瞭一種多路脈遲序列信號檢測器,能夠用七段數碼管實時顯示各路已檢測齣序列信號數門,電路各模塊用VHDL語言來描述.文章介紹瞭倣真信號的形成原理和電路設計方法.併給齣瞭部分電路和倣真波形.整箇多路脈遲序列信號檢測器設汁在一塊CPLD芯片上,與其他方法設計的序列信號檢測器相比,具有體積小、可靠性高、功耗低的特點.由于採用模塊化的設計,對功能的脩改和增加隻要脩改VHDL源程序.而不必更改硬件電路.從而實現數字繫統硬件的軟件化.
용VHDL어언재CPLD기건상실현료일충다로맥충서렬신호검측기,능구용칠단수마관실시현시각로이검측출서렬신호수문,전로각모괴용VHDL어언래묘술.문장개소료방진신호적형성원리화전로설계방법.병급출료부분전로화방진파형.정개다로맥충서렬신호검측기설즙재일괴CPLD심편상,여기타방법설계적서렬신호검측기상비,구유체적소、가고성고、공모저적특점.유우채용모괴화적설계,대공능적수개화증가지요수개VHDL원정서.이불필경개경건전로.종이실현수자계통경건적연건화.
