快速高精度除法算法的FPGA实现
쾌속고정도제법산법적FPGA실현
Implementation of Fast and High-precision Division Algorithm on FPGA
  • 万方数据
    计算机工程 계산궤공정
    COMPUTER ENGINEERING
    2011年 10期 240-242 ,共3页

    王刘成%林永才%姜文刚

    왕류성%림영재%강문강

    除法%现场可编程门阵列%倒数%泰勒级数%搜索逼近%牛顿迭代 除法%現場可編程門陣列%倒數%泰勒級數%搜索逼近%牛頓迭代
    제법%현장가편정문진렬%도수%태륵급수%수색핍근%우돈질대
    为在现场可编程门阵列(FPGA)中实现快速高精度除法,在传统的倒数除法的基础上,提出一种改进算法.对倒数求解采用泰勒级数展开结合优化搜索逼近,求出各个分区间内的拟合一次两项式,再通过一次牛顿迭代提高精度.时序仿真结果表明,以该算法构建的除法器易于在FPGA上实现,时延仅为6个时钟周期,能达到2(-34)的有效精度和86.95 MHz的工作频率.
    위재현장가편정문진렬(FPGA)중실현쾌속고정도제법,재전통적도수제법적기출상,제출일충개진산법.대도수구해채용태륵급수전개결합우화수색핍근,구출각개분구간내적의합일차량항식,재통과일차우돈질대제고정도.시서방진결과표명,이해산법구건적제법기역우재FPGA상실현,시연부위6개시종주기,능체도2(-34)적유효정도화86.95 MHz적공작빈솔.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문