32位并行数据的CRC-16编码器的FPGA实现
32위병행수거적CRC-16편마기적FPGA실현
An Achievement on FPGA of CRC-16 Encoder with 32 Bits Parallel Data
  • 万方数据
    河池学院学报 하지학원학보
    JOURNAL OF HECHI UNIVERSITY
    2008年 2期 74-79 ,共6页

    谭华%韦林%田宜君

    담화%위림%전의군

    循环冗余校验%差错控制%编码器%并行算法%VHDL 循環冗餘校驗%差錯控製%編碼器%併行算法%VHDL
    순배용여교험%차착공제%편마기%병행산법%VHDL
    在数据通信中,提高数据在通信中的可靠性,以及快速的数据处理能力一直是人们所追求的,循环冗余校验CRC就是一种广泛采用的差错控制方法,也是一种最常用的信道编码方法.在介绍CRC码原理之后,以经典的LFSR电路为基础,推导出产生32位并行数据的CRC-16编码表达式,用EDA工具设计出CRC-16编码模块,并对其进行综合仿真,验证其可行性.
    재수거통신중,제고수거재통신중적가고성,이급쾌속적수거처리능력일직시인문소추구적,순배용여교험CRC취시일충엄범채용적차착공제방법,야시일충최상용적신도편마방법.재개소CRC마원리지후,이경전적LFSR전로위기출,추도출산생32위병행수거적CRC-16편마표체식,용EDA공구설계출CRC-16편마모괴,병대기진행종합방진,험증기가행성.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문