微计算机信息
微計算機信息
미계산궤신식
CONTROL & AUTOMATION
2009年
9期
284-286
,共3页
H.264%帧内预测%流水线%并行化
H.264%幀內預測%流水線%併行化
H.264%정내예측%류수선%병행화
本文根据H.264/AVC标准中帧内预测的特点,分析了帧内预测的所有预测模式.提出了一种适合于帧内预测的硬件电路结构,有效地减少了电路面积,并提高了解码的性能.该帧内预测硬件电路,使用Verilog HDL硬件描述语言编写代码,同时进行了仿真和验证,并在0.18um CMOS工艺库下进行综合,最高频率能够达到142 MHz.
本文根據H.264/AVC標準中幀內預測的特點,分析瞭幀內預測的所有預測模式.提齣瞭一種適閤于幀內預測的硬件電路結構,有效地減少瞭電路麵積,併提高瞭解碼的性能.該幀內預測硬件電路,使用Verilog HDL硬件描述語言編寫代碼,同時進行瞭倣真和驗證,併在0.18um CMOS工藝庫下進行綜閤,最高頻率能夠達到142 MHz.
본문근거H.264/AVC표준중정내예측적특점,분석료정내예측적소유예측모식.제출료일충괄합우정내예측적경건전로결구,유효지감소료전로면적,병제고료해마적성능.해정내예측경건전로,사용Verilog HDL경건묘술어언편사대마,동시진행료방진화험증,병재0.18um CMOS공예고하진행종합,최고빈솔능구체도142 MHz.
