微计算机信息
微計算機信息
미계산궤신식
CONTROL & AUTOMATION
2006年
25期
10-12,242
,共4页
MMU%Viterbi译码器,FPGA
MMU%Viterbi譯碼器,FPGA
MMU%Viterbi역마기,FPGA
给出了由(2,1,N)系列卷积码Viterbi译码中路径度量存储器及其接口的使用FPGA实现时的设计方法,译码器采用四个ACS并行运算的方式,状态度量的更新采用乒乓模式,阐述了存储器的分块方法和读写地址及读写时钟的确定.设计充分利用了FPGA内存资源丰富的特点,具有较高的译码速度和简单的控制逻辑.
給齣瞭由(2,1,N)繫列捲積碼Viterbi譯碼中路徑度量存儲器及其接口的使用FPGA實現時的設計方法,譯碼器採用四箇ACS併行運算的方式,狀態度量的更新採用乒乓模式,闡述瞭存儲器的分塊方法和讀寫地阯及讀寫時鐘的確定.設計充分利用瞭FPGA內存資源豐富的特點,具有較高的譯碼速度和簡單的控製邏輯.
급출료유(2,1,N)계렬권적마Viterbi역마중로경도량존저기급기접구적사용FPGA실현시적설계방법,역마기채용사개ACS병행운산적방식,상태도량적경신채용핑퐁모식,천술료존저기적분괴방법화독사지지급독사시종적학정.설계충분이용료FPGA내존자원봉부적특점,구유교고적역마속도화간단적공제라집.
