中国集成电路
中國集成電路
중국집성전로
CHINA INTEGRATED CIRCUIT
2007年
4期
39-42
,共4页
CMOS套筒式共源共栅运算放大器%增益提升%共模反馈%模型参数提取
CMOS套筒式共源共柵運算放大器%增益提升%共模反饋%模型參數提取
CMOS투통식공원공책운산방대기%증익제승%공모반궤%모형삼수제취
设计了用于高速高分辨率ADC的CMOS全差分运算放大器,采用套筒式级联增益自举电路,达到高增益带宽且低功耗.在3.3V电源电压下,用TSMC 0.35μmCMOS工艺模型,通过Cadence软件Spectre仿真平台,驱动1PF负载时,相位裕度为65度,单位增益带宽为316MHz,功耗5.7 mW,压摆率200V/μs.
設計瞭用于高速高分辨率ADC的CMOS全差分運算放大器,採用套筒式級聯增益自舉電路,達到高增益帶寬且低功耗.在3.3V電源電壓下,用TSMC 0.35μmCMOS工藝模型,通過Cadence軟件Spectre倣真平檯,驅動1PF負載時,相位裕度為65度,單位增益帶寬為316MHz,功耗5.7 mW,壓襬率200V/μs.
설계료용우고속고분변솔ADC적CMOS전차분운산방대기,채용투통식급련증익자거전로,체도고증익대관차저공모.재3.3V전원전압하,용TSMC 0.35μmCMOS공예모형,통과Cadence연건Spectre방진평태,구동1PF부재시,상위유도위65도,단위증익대관위316MHz,공모5.7 mW,압파솔200V/μs.
