长春邮电学院学报
長春郵電學院學報
장춘유전학원학보
JOURNAL OF CHANG CHUN POST AND TELECOMMUNICATION INSTITUTE
2001年
3期
34-38,52
,共6页
时基电路%时基误差%时基校正%可控时延
時基電路%時基誤差%時基校正%可控時延
시기전로%시기오차%시기교정%가공시연
在分析时基误差产生原理的基础上,利用帧存和PAL(逐行倒相)编解码芯片及CPU和FPGA(现场可编程门阵列)控制逻辑设计实现了视频时基校正电路.该电路能很好地进行时基校正,既可单独作为时基校正器来使用,也可以把时基校正过的视频信号送到视频压缩电路中去.
在分析時基誤差產生原理的基礎上,利用幀存和PAL(逐行倒相)編解碼芯片及CPU和FPGA(現場可編程門陣列)控製邏輯設計實現瞭視頻時基校正電路.該電路能很好地進行時基校正,既可單獨作為時基校正器來使用,也可以把時基校正過的視頻信號送到視頻壓縮電路中去.
재분석시기오차산생원리적기출상,이용정존화PAL(축행도상)편해마심편급CPU화FPGA(현장가편정문진렬)공제라집설계실현료시빈시기교정전로.해전로능흔호지진행시기교정,기가단독작위시기교정기래사용,야가이파시기교정과적시빈신호송도시빈압축전로중거.
