电子学报
電子學報
전자학보
ACTA ELECTRONICA SINICA
2000年
5期
142-144
,共3页
阮刚%肖夏%宋任儒%Reinhard Streiter%Thomas Otto%Thomas Gessner
阮剛%肖夏%宋任儒%Reinhard Streiter%Thomas Otto%Thomas Gessner
원강%초하%송임유%Reinhard Streiter%Thomas Otto%Thomas Gessner
大规模集成电路%延迟%串扰
大規模集成電路%延遲%串擾
대규모집성전로%연지%천우
用数值计算方法详细地模拟了VLSI电路中金属互连线的延迟及串扰.模拟结果表明:互连线宽W同互连线节距P之比W/P=0.5～0.6是获得最小时间延迟并满足串扰限制的最佳尺寸,模拟还给出了用铜代替铝金属线及用low-k电介质(εlow-k=0.5εSiO2)代替SiO2后,延迟及串扰的改善程度.
用數值計算方法詳細地模擬瞭VLSI電路中金屬互連線的延遲及串擾.模擬結果錶明:互連線寬W同互連線節距P之比W/P=0.5～0.6是穫得最小時間延遲併滿足串擾限製的最佳呎吋,模擬還給齣瞭用銅代替鋁金屬線及用low-k電介質(εlow-k=0.5εSiO2)代替SiO2後,延遲及串擾的改善程度.
용수치계산방법상세지모의료VLSI전로중금속호련선적연지급천우.모의결과표명:호련선관W동호련선절거P지비W/P=0.5～0.6시획득최소시간연지병만족천우한제적최가척촌,모의환급출료용동대체려금속선급용low-k전개질(εlow-k=0.5εSiO2)대체SiO2후,연지급천우적개선정도.
