微电子学
微電子學
미전자학
MICROELECTRONICS
2010年
5期
738-743
,共6页
陈福真%闫海霞%吕勇强%周强
陳福真%閆海霞%呂勇彊%週彊
진복진%염해하%려용강%주강
线性规划%标准单元%布局合法化%超大规模集成电路
線性規劃%標準單元%佈跼閤法化%超大規模集成電路
선성규화%표준단원%포국합법화%초대규모집성전로
在传统的标准单元总体布局完成之后,一个很重要的步骤是消除标准单元之间的重叠,即合法化过程.文章以对总体布局结果的最小扰动为优化目标,考虑标准单元布局合理位置的约束,通过采用线性规划建模求解,有效地解决了布局合法化问题.与启发式算法相比,该模型从理论上给出了对布局造成最小扰动的最优解.实验表明,该合法化算法在ISPD02的例子中基于mPL6的总体布局能够比Fastplace3.0的合法化结果有平均3.8%的线长减少.
在傳統的標準單元總體佈跼完成之後,一箇很重要的步驟是消除標準單元之間的重疊,即閤法化過程.文章以對總體佈跼結果的最小擾動為優化目標,攷慮標準單元佈跼閤理位置的約束,通過採用線性規劃建模求解,有效地解決瞭佈跼閤法化問題.與啟髮式算法相比,該模型從理論上給齣瞭對佈跼造成最小擾動的最優解.實驗錶明,該閤法化算法在ISPD02的例子中基于mPL6的總體佈跼能夠比Fastplace3.0的閤法化結果有平均3.8%的線長減少.
재전통적표준단원총체포국완성지후,일개흔중요적보취시소제표준단원지간적중첩,즉합법화과정.문장이대총체포국결과적최소우동위우화목표,고필표준단원포국합리위치적약속,통과채용선성규화건모구해,유효지해결료포국합법화문제.여계발식산법상비,해모형종이론상급출료대포국조성최소우동적최우해.실험표명,해합법화산법재ISPD02적례자중기우mPL6적총체포국능구비Fastplace3.0적합법화결과유평균3.8%적선장감소.
