固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2010年
3期
413-417,445
,共6页
佟星元%杨银堂%肖艳%朱樟明%陈剑鸣
佟星元%楊銀堂%肖豔%硃樟明%陳劍鳴
동성원%양은당%초염%주장명%진검명
模/数转换器%逐次逼近%电阻-电容组合式%低功耗%电平转换器%多电源片上系统
模/數轉換器%逐次逼近%電阻-電容組閤式%低功耗%電平轉換器%多電源片上繫統
모/수전환기%축차핍근%전조-전용조합식%저공모%전평전환기%다전원편상계통
基于SMIC 0.13 μmCMOS 1P6M Logic工艺,采用一种新型R-C组合式D/A转换结构、伪差分比较结构以及低功耗电平转换结构设计了一种用于多电源SoC的10位8通道逐次逼近型A/D转换器.在3.3 V模拟电源电压和1.2 V数字电源电压下,测得DNL和INL分别为0.31 LSB和0.63 LSB.当采样频率为1 MS/s,输入信号频率为490 kHz时,测得的SFDR为67.33 dB,ENOB为9.48 bits.功耗为3.25 mW.该A/D转换器版图面积为318μm×270μm,能直接应用于嵌人式多电源SoC.
基于SMIC 0.13 μmCMOS 1P6M Logic工藝,採用一種新型R-C組閤式D/A轉換結構、偽差分比較結構以及低功耗電平轉換結構設計瞭一種用于多電源SoC的10位8通道逐次逼近型A/D轉換器.在3.3 V模擬電源電壓和1.2 V數字電源電壓下,測得DNL和INL分彆為0.31 LSB和0.63 LSB.噹採樣頻率為1 MS/s,輸入信號頻率為490 kHz時,測得的SFDR為67.33 dB,ENOB為9.48 bits.功耗為3.25 mW.該A/D轉換器版圖麵積為318μm×270μm,能直接應用于嵌人式多電源SoC.
기우SMIC 0.13 μmCMOS 1P6M Logic공예,채용일충신형R-C조합식D/A전환결구、위차분비교결구이급저공모전평전환결구설계료일충용우다전원SoC적10위8통도축차핍근형A/D전환기.재3.3 V모의전원전압화1.2 V수자전원전압하,측득DNL화INL분별위0.31 LSB화0.63 LSB.당채양빈솔위1 MS/s,수입신호빈솔위490 kHz시,측득적SFDR위67.33 dB,ENOB위9.48 bits.공모위3.25 mW.해A/D전환기판도면적위318μm×270μm,능직접응용우감인식다전원SoC.
