电子与封装
電子與封裝
전자여봉장
EIECTRONICS AND PACKAGING
2008年
6期
30-34
,共5页
片上系统%MPEG%音频解码%IP核
片上繫統%MPEG%音頻解碼%IP覈
편상계통%MPEG%음빈해마%IP핵
文章设计了一个低功耗、可复用、MPEG-1/2 Lay Ⅰ/Ⅱ/Ⅲ音频解码IP核.该IP核主要应用于包含一个CPU的嵌入式多媒体处理系统.该IP核包含了一个Software-Core和一个Hardware-Core,在两者的配合下,可以在非常低的时钟频率下高精度解码MPEG-1/2 Lay Ⅰ/Ⅱ/Ⅲ音频码流.在实时解码128 kbps/44.1 kHz MPEG-1/2 Layer Ⅲ码流时,Hardware-Core工作在5.6448 MHz,Software-Core工作在8MHz.文章最后给出另一个该IP在典型SoC系统中的应用.Hardware-Core在CMOS0.18μm工艺下,芯片面积为1 520μm x 1 280 μm.
文章設計瞭一箇低功耗、可複用、MPEG-1/2 Lay Ⅰ/Ⅱ/Ⅲ音頻解碼IP覈.該IP覈主要應用于包含一箇CPU的嵌入式多媒體處理繫統.該IP覈包含瞭一箇Software-Core和一箇Hardware-Core,在兩者的配閤下,可以在非常低的時鐘頻率下高精度解碼MPEG-1/2 Lay Ⅰ/Ⅱ/Ⅲ音頻碼流.在實時解碼128 kbps/44.1 kHz MPEG-1/2 Layer Ⅲ碼流時,Hardware-Core工作在5.6448 MHz,Software-Core工作在8MHz.文章最後給齣另一箇該IP在典型SoC繫統中的應用.Hardware-Core在CMOS0.18μm工藝下,芯片麵積為1 520μm x 1 280 μm.
문장설계료일개저공모、가복용、MPEG-1/2 Lay Ⅰ/Ⅱ/Ⅲ음빈해마IP핵.해IP핵주요응용우포함일개CPU적감입식다매체처리계통.해IP핵포함료일개Software-Core화일개Hardware-Core,재량자적배합하,가이재비상저적시종빈솔하고정도해마MPEG-1/2 Lay Ⅰ/Ⅱ/Ⅲ음빈마류.재실시해마128 kbps/44.1 kHz MPEG-1/2 Layer Ⅲ마류시,Hardware-Core공작재5.6448 MHz,Software-Core공작재8MHz.문장최후급출령일개해IP재전형SoC계통중적응용.Hardware-Core재CMOS0.18μm공예하,심편면적위1 520μm x 1 280 μm.
