合肥工业大学学报（自然科学版）
閤肥工業大學學報（自然科學版）
합비공업대학학보（자연과학판）
JOURNAL OF HEFEI UNIVERSITY OF TECHNOLOGY(NATURAL SCIENCE)
2009年
4期
564-567
,共4页
付秀兰%黄英%向蓓%汤志强
付秀蘭%黃英%嚮蓓%湯誌彊
부수란%황영%향배%탕지강
带隙基准电压源%电源抑制比%输出噪声%温度系数
帶隙基準電壓源%電源抑製比%輸齣譟聲%溫度繫數
대극기준전압원%전원억제비%수출조성%온도계수
文章采用0.6 μm N阱CMOS工艺,设计了一种高电源抑制比、低噪声的带隙基准电压源.在传统带隙基准电路结构的基础上,采用添加新的电压支路,在环路反馈网络中直接引进噪声的理念,提高了电源抑制比.利用Cadence Spectre工具仿真,结果表明,电路工作电压范围为2.5～5.5 V,输出基准电压为1.2 V,低频时电源抑制比可达到110 dB,在-25～85 ℃范围内温漂为26×10-6/℃,在10～1.0×105 Hz带宽范围内的RMS电压噪声为43 μV,具有高电源抑制比、低输出噪声的特性.
文章採用0.6 μm N阱CMOS工藝,設計瞭一種高電源抑製比、低譟聲的帶隙基準電壓源.在傳統帶隙基準電路結構的基礎上,採用添加新的電壓支路,在環路反饋網絡中直接引進譟聲的理唸,提高瞭電源抑製比.利用Cadence Spectre工具倣真,結果錶明,電路工作電壓範圍為2.5～5.5 V,輸齣基準電壓為1.2 V,低頻時電源抑製比可達到110 dB,在-25～85 ℃範圍內溫漂為26×10-6/℃,在10～1.0×105 Hz帶寬範圍內的RMS電壓譟聲為43 μV,具有高電源抑製比、低輸齣譟聲的特性.
문장채용0.6 μm N정CMOS공예,설계료일충고전원억제비、저조성적대극기준전압원.재전통대극기준전로결구적기출상,채용첨가신적전압지로,재배로반궤망락중직접인진조성적이념,제고료전원억제비.이용Cadence Spectre공구방진,결과표명,전로공작전압범위위2.5～5.5 V,수출기준전압위1.2 V,저빈시전원억제비가체도110 dB,재-25～85 ℃범위내온표위26×10-6/℃,재10～1.0×105 Hz대관범위내적RMS전압조성위43 μV,구유고전원억제비、저수출조성적특성.
