科学技术与工程
科學技術與工程
과학기술여공정
SCIENCE TECHNOLOGY AND ENGINEERING
2008年
19期
5434-5438
,共5页
脉动阵列%堆排序%QoS%FPGA%Verilog HDL语言
脈動陣列%堆排序%QoS%FPGA%Verilog HDL語言
맥동진렬%퇴배서%QoS%FPGA%Verilog HDL어언
提出了一种用于实现堆排序的串行输入输出的脉动阵列结构,在FPGA上实现了基于该阵列结构的具有QoS保证的核心交换模块.对FPGA中运算部件的微结构进行了分析.实验结果表明,与软件实现相比用FPGA实现堆排序算法能够极大地提高运行速率和优化时序,适用于优秀QoS机制的硬件现实.
提齣瞭一種用于實現堆排序的串行輸入輸齣的脈動陣列結構,在FPGA上實現瞭基于該陣列結構的具有QoS保證的覈心交換模塊.對FPGA中運算部件的微結構進行瞭分析.實驗結果錶明,與軟件實現相比用FPGA實現堆排序算法能夠極大地提高運行速率和優化時序,適用于優秀QoS機製的硬件現實.
제출료일충용우실현퇴배서적천행수입수출적맥동진렬결구,재FPGA상실현료기우해진렬결구적구유QoS보증적핵심교환모괴.대FPGA중운산부건적미결구진행료분석.실험결과표명,여연건실현상비용FPGA실현퇴배서산법능구겁대지제고운행속솔화우화시서,괄용우우수QoS궤제적경건현실.