计算机光盘软件与应用
計算機光盤軟件與應用
계산궤광반연건여응용
COMPUTER CD SOFTWARE ADN APPLICATIONS
2011年
16期
195-195,221
,共2页
IPv6%网络协处理器%报文解析%UDP校验
IPv6%網絡協處理器%報文解析%UDP校驗
IPv6%망락협처리기%보문해석%UDP교험
IPv6%Network coprocessor%Message analyzer%UDP checksum
本文针对IPv6网络协处理器中应用普遍的IPv6解析器，提出一种解析器的硬件实现方法，分析了各个模块的功能和实现方式。并用硬件描述语言verilog搭建HDL模型，进行了仿真和逻辑综合。同时使用相关的EDA工具加以验证。
本文針對IPv6網絡協處理器中應用普遍的IPv6解析器，提齣一種解析器的硬件實現方法，分析瞭各箇模塊的功能和實現方式。併用硬件描述語言verilog搭建HDL模型，進行瞭倣真和邏輯綜閤。同時使用相關的EDA工具加以驗證。
본문침대IPv6망락협처리기중응용보편적IPv6해석기，제출일충해석기적경건실현방법，분석료각개모괴적공능화실현방식。병용경건묘술어언verilog탑건HDL모형，진행료방진화라집종합。동시사용상관적EDA공구가이험증。
This paper present a implementations method of a IPv6 analyzer based on Verilog HDL language,which is integrated in IPv6 network coprocessor extensively, and analyzes the fuction of each module.The HDL module is coded by Verilog language,simulated and synthesized by EDA tools.
