超高速8×8阵列式乘法器的研制和测试
초고속8×8진렬식승법기적연제화측시
The Develop and Test of Ultraspeed 8 × 8 Array Multiplier
  • 万方数据
    微处理机 미처리궤
    MICROPROCESSORS
    2008年 2期 19-20 ,共2页

    刘汝刚%MENG Fei

    류여강%MENG Fei

    多元逻辑电路%超高速%乘法器%测试 多元邏輯電路%超高速%乘法器%測試
    다원라집전로%초고속%승법기%측시
    以多元逻辑电路(DYL)中的线性逻辑门为核心,构思体现这种基本逻辑结构特长的高速阵列式乘法器的结构原理以及该器件的测试方法,并获得了乘法时间小于IOns的乘法器,达到了我们预期的目标.该电路可以直接与TTL电路兼容使用.
    이다원라집전로(DYL)중적선성라집문위핵심,구사체현저충기본라집결구특장적고속진렬식승법기적결구원리이급해기건적측시방법,병획득료승법시간소우IOns적승법기,체도료아문예기적목표.해전로가이직접여TTL전로겸용사용.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문