实现基于FPGA的硬件算法加速器
실현기우FPGA적경건산법가속기
The hardware arithmetic accelerator based on FPGA
  • 万方数据
    宝鸡文理学院学报(自然科学版) 보계문이학원학보(자연과학판)
    JOURNAL OF BAOJI COLLEGE OF ARTS AND SCIENCE
    2006年 2期 154-155,168 ,共3页

    叶淑群%陈鸿鹏%梁士坤

    협숙군%진홍붕%량사곤

    硬件算法加速器%FPGA处理器%CRC外围电路 硬件算法加速器%FPGA處理器%CRC外圍電路
    경건산법가속기%FPGA처리기%CRC외위전로
    目的通过具体的方法和示例,说明使用FPGA来实现硬件算法加速是一种较好的方法.方法通过采用FPGA实现CRC算法的硬件加速器与采用传统的软件优化相比较,说明FPGA的优越性.结果基于FPGA的硬件算法加速器,既可提高系统的计算能力,也可节约成本,缩小系统体积.结论根据目标系统的功能需求,使用FPGA来实现硬件算法加速是一种有效、简便、经济的方法.
    목적통과구체적방법화시례,설명사용FPGA래실현경건산법가속시일충교호적방법.방법통과채용FPGA실현CRC산법적경건가속기여채용전통적연건우화상비교,설명FPGA적우월성.결과기우FPGA적경건산법가속기,기가제고계통적계산능력,야가절약성본,축소계통체적.결론근거목표계통적공능수구,사용FPGA래실현경건산법가속시일충유효、간편、경제적방법.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문