微计算机信息
微計算機信息
미계산궤신식
CONTROL & AUTOMATION
2008年
17期
293-295
,共3页
殷蔚%张红南%黄雅攸%曾云
慇蔚%張紅南%黃雅攸%曾雲
은위%장홍남%황아유%증운
锁相环%电荷泵%噪声
鎖相環%電荷泵%譟聲
쇄상배%전하빙%조성
本文主要设计了基于相位控制技术的时钟恢复系统的PLL锁相环路.分别对各单元电路结构棗鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器进行设计.采用2.5V,0.25μm First Sillcon CMOS工艺来实现,并在SPICE平台下进行仿真.仿真结果表明,该PLL环路的锁定时间仅为2.4us,并且输出的频谱呈现出较高的纯度,具有高速、低噪声的特点.
本文主要設計瞭基于相位控製技術的時鐘恢複繫統的PLL鎖相環路.分彆對各單元電路結構棗鑒頻鑒相器、電荷泵、環路濾波器、壓控振盪器、分頻器進行設計.採用2.5V,0.25μm First Sillcon CMOS工藝來實現,併在SPICE平檯下進行倣真.倣真結果錶明,該PLL環路的鎖定時間僅為2.4us,併且輸齣的頻譜呈現齣較高的純度,具有高速、低譟聲的特點.
본문주요설계료기우상위공제기술적시종회복계통적PLL쇄상배로.분별대각단원전로결구조감빈감상기、전하빙、배로려파기、압공진탕기、분빈기진행설계.채용2.5V,0.25μm First Sillcon CMOS공예래실현,병재SPICE평태하진행방진.방진결과표명,해PLL배로적쇄정시간부위2.4us,병차수출적빈보정현출교고적순도,구유고속、저조성적특점.
