固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2011年
2期
196-201
,共6页
曾真%董传盛%谢敏%谈熙
曾真%董傳盛%謝敏%談熙
증진%동전성%사민%담희
射频接收机%自动增益控制%逐次逼近
射頻接收機%自動增益控製%逐次逼近
사빈접수궤%자동증익공제%축차핍근
提出了一种应用于射频接收机自动增益控制(AGC)环路中的10位1 MS/s逐次逼近型模数转换器(SARADC).动态高精度比较器和自举开关技术应用在设计中,在保证转换速度和精度的同时,降低了电路功耗.芯片采用SMIC 0.13μm IP8M RF CMOS工艺实现.测试结果表明,在1.2 V电源电压下,采样率为1 MS/s时的芯片功耗(P)仅为148μw.当输入信号频率为101 kHz时,信噪失真比(SNDR)为54 dB,有效位数(ENOB)为8.7 bit,无杂散动态范围(SFDR)为58.1 dB.
提齣瞭一種應用于射頻接收機自動增益控製(AGC)環路中的10位1 MS/s逐次逼近型模數轉換器(SARADC).動態高精度比較器和自舉開關技術應用在設計中,在保證轉換速度和精度的同時,降低瞭電路功耗.芯片採用SMIC 0.13μm IP8M RF CMOS工藝實現.測試結果錶明,在1.2 V電源電壓下,採樣率為1 MS/s時的芯片功耗(P)僅為148μw.噹輸入信號頻率為101 kHz時,信譟失真比(SNDR)為54 dB,有效位數(ENOB)為8.7 bit,無雜散動態範圍(SFDR)為58.1 dB.
제출료일충응용우사빈접수궤자동증익공제(AGC)배로중적10위1 MS/s축차핍근형모수전환기(SARADC).동태고정도비교기화자거개관기술응용재설계중,재보증전환속도화정도적동시,강저료전로공모.심편채용SMIC 0.13μm IP8M RF CMOS공예실현.측시결과표명,재1.2 V전원전압하,채양솔위1 MS/s시적심편공모(P)부위148μw.당수입신호빈솔위101 kHz시,신조실진비(SNDR)위54 dB,유효위수(ENOB)위8.7 bit,무잡산동태범위(SFDR)위58.1 dB.
