高电压技术
高電壓技術
고전압기술
HIGH VOLTAGE ENGINEERING
2007年
8期
44-47,51
,共5页
郭亮%黄宏新%成永红%陈小林%孟永鹏
郭亮%黃宏新%成永紅%陳小林%孟永鵬
곽량%황굉신%성영홍%진소림%맹영붕
局部放电%在线监测%嵌入式%数字滤波器%FIR%DSP Builder
跼部放電%在線鑑測%嵌入式%數字濾波器%FIR%DSP Builder
국부방전%재선감측%감입식%수자려파기%FIR%DSP Builder
为较好地抑制来自电源的干扰和连续周期性干扰,提高系统的稳定性和抗干扰性能,介绍了在基于FPGA的嵌入式局部放电信号检测系统中,对周期性正弦干扰进行抑制的新方法.根据FIR数字滤波器的原理,利用Simulink和DSP Builder构建了FIR滤波器的仿真计算模型,利用Matlab数字滤波器设计工具得到模型参数,对混叠高、低频干扰信号以后的放电信号进行滤波,达到预定的滤波效果后再将模型转化成能应用在嵌入式系统中的硬件描述语言.仿真结果验证了基于Simulink和DSP Builder设计硬件数字滤波器方法的可行性.和传统的设计方法相比,本文所给出的设计方法简化了开发流程、缩短了开发周期.
為較好地抑製來自電源的榦擾和連續週期性榦擾,提高繫統的穩定性和抗榦擾性能,介紹瞭在基于FPGA的嵌入式跼部放電信號檢測繫統中,對週期性正絃榦擾進行抑製的新方法.根據FIR數字濾波器的原理,利用Simulink和DSP Builder構建瞭FIR濾波器的倣真計算模型,利用Matlab數字濾波器設計工具得到模型參數,對混疊高、低頻榦擾信號以後的放電信號進行濾波,達到預定的濾波效果後再將模型轉化成能應用在嵌入式繫統中的硬件描述語言.倣真結果驗證瞭基于Simulink和DSP Builder設計硬件數字濾波器方法的可行性.和傳統的設計方法相比,本文所給齣的設計方法簡化瞭開髮流程、縮短瞭開髮週期.
위교호지억제래자전원적간우화련속주기성간우,제고계통적은정성화항간우성능,개소료재기우FPGA적감입식국부방전신호검측계통중,대주기성정현간우진행억제적신방법.근거FIR수자려파기적원리,이용Simulink화DSP Builder구건료FIR려파기적방진계산모형,이용Matlab수자려파기설계공구득도모형삼수,대혼첩고、저빈간우신호이후적방전신호진행려파,체도예정적려파효과후재장모형전화성능응용재감입식계통중적경건묘술어언.방진결과험증료기우Simulink화DSP Builder설계경건수자려파기방법적가행성.화전통적설계방법상비,본문소급출적설계방법간화료개발류정、축단료개발주기.
