新型高速低功耗CMOS预放大锁存比较器
신형고속저공모CMOS예방대쇄존비교기
A New High-Speed Low-Power CMOS Preamplifier-Latch Comparator
  • 万方数据
    微电子学 미전자학
    MICROELECTRONICS
    2006年 2期 213-216 ,共4页

    杨赟秀%罗静芳%宁宁%于奇%王向展%刘源%吴霜毅%杨谟华

    양빈수%라정방%저저%우기%왕향전%류원%오상의%양모화

    预放大锁存比较器%低功耗%延迟时间%回馈噪声 預放大鎖存比較器%低功耗%延遲時間%迴饋譟聲
    예방대쇄존비교기%저공모%연지시간%회궤조성
    基于预放大锁存快速比较理论,提出了一种新型高速低功耗CMOS比较器的电路拓扑.采用典型的0.35 μm/3.3 V硅CMOS工艺模型,用Cadence软件进行模拟仿真,比较器延迟时间为231 ps,比优化前降低了235 ps;其回馈噪声对输入信号和电阻串参考电压产生的毛刺峰值分别为6.35 mV和1.57 mV;电路功耗118.6μW.运用该结构的比较器具有快速过驱动恢复能力,大幅度提高了比较器的速度;能有效抑制其回馈噪声,功耗低,可用于高速低功耗A/D转换器模块的设计.
    기우예방대쇄존쾌속비교이론,제출료일충신형고속저공모CMOS비교기적전로탁복.채용전형적0.35 μm/3.3 V규CMOS공예모형,용Cadence연건진행모의방진,비교기연지시간위231 ps,비우화전강저료235 ps;기회궤조성대수입신호화전조천삼고전압산생적모자봉치분별위6.35 mV화1.57 mV;전로공모118.6μW.운용해결구적비교기구유쾌속과구동회복능력,대폭도제고료비교기적속도;능유효억제기회궤조성,공모저,가용우고속저공모A/D전환기모괴적설계.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문