半导体学报
半導體學報
반도체학보
CHINESE JOURNAL OF SEMICONDUCTORS
2003年
z1期
153-160
,共8页
徐秋霞%钱鹤%韩郑生%刘明%侯瑞兵%陈宝钦%蒋浩杰%赵玉印%吴德馨
徐鞦霞%錢鶴%韓鄭生%劉明%侯瑞兵%陳寶欽%蔣浩傑%趙玉印%吳德馨
서추하%전학%한정생%류명%후서병%진보흠%장호걸%조옥인%오덕형
42nm栅长%CMOS器件%超陡倒掺杂%灰化工艺%高选择比%高各向异性%Co/Ti自对准硅化物
42nm柵長%CMOS器件%超陡倒摻雜%灰化工藝%高選擇比%高各嚮異性%Co/Ti自對準硅化物
42nm책장%CMOS기건%초두도참잡%회화공예%고선택비%고각향이성%Co/Ti자대준규화물
研究了20～50nm CMOS器件结构及其关键工艺技术,采用这些创新性的工艺技术研制成功了高性能42nm栅长CMOS器件和48nm栅长的CMOS环形振荡器.在电源电压VDD为±1.5V下,NMOS和PMOS的饱和驱动电流Ion分别为745μA/μm和-530μA/μm,相应的关态漏电流Ioff分别为3.5nA/μm和-15nA/μm.NMOS的亚阈值斜率和DIBL分别为72mV/Dec和34mV/V,PMOS的亚阈值斜率和DIBL分别为82mV/Dec和57mV/V.栅长为48nm的CMOS 57级环形振荡器,在1.5V电源电压下每级延迟为19.9ps.
研究瞭20～50nm CMOS器件結構及其關鍵工藝技術,採用這些創新性的工藝技術研製成功瞭高性能42nm柵長CMOS器件和48nm柵長的CMOS環形振盪器.在電源電壓VDD為±1.5V下,NMOS和PMOS的飽和驅動電流Ion分彆為745μA/μm和-530μA/μm,相應的關態漏電流Ioff分彆為3.5nA/μm和-15nA/μm.NMOS的亞閾值斜率和DIBL分彆為72mV/Dec和34mV/V,PMOS的亞閾值斜率和DIBL分彆為82mV/Dec和57mV/V.柵長為48nm的CMOS 57級環形振盪器,在1.5V電源電壓下每級延遲為19.9ps.
연구료20～50nm CMOS기건결구급기관건공예기술,채용저사창신성적공예기술연제성공료고성능42nm책장CMOS기건화48nm책장적CMOS배형진탕기.재전원전압VDD위±1.5V하,NMOS화PMOS적포화구동전류Ion분별위745μA/μm화-530μA/μm,상응적관태루전류Ioff분별위3.5nA/μm화-15nA/μm.NMOS적아역치사솔화DIBL분별위72mV/Dec화34mV/V,PMOS적아역치사솔화DIBL분별위82mV/Dec화57mV/V.책장위48nm적CMOS 57급배형진탕기,재1.5V전원전압하매급연지위19.9ps.
