静态时序分析在100M以太网卡控制芯片设计中的应用
정태시서분석재100M이태망잡공제심편설계중적응용
Application of Static Timing Analysis in 100M Ethernet Card Design
  • 万方数据
    微电子技术 미전자기술
    MICRO ELECTRONIC TECHNOLOGY
    2003年 6期 37-39,33 ,共4页

    黎声华%邹雪城%莫迟

    려성화%추설성%막지

    静态时序分析%100M以太网卡%数字集成电路%验证 靜態時序分析%100M以太網卡%數字集成電路%驗證
    정태시서분석%100M이태망잡%수자집성전로%험증
    本文介绍了用于数字集成电路设计验证的静态时序分析的基本原理,并以100M以太网卡控制芯片设计为例,具体描述了静态时序分析在该网卡控制芯片中的应用.
    본문개소료용우수자집성전로설계험증적정태시서분석적기본원리,병이100M이태망잡공제심편설계위례,구체묘술료정태시서분석재해망잡공제심편중적응용.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문