半导体技术
半導體技術
반도체기술
SEMICONDUCTOR TECHNOLOGY
2001年
10期
29-32
,共4页
黄广宇%朱亚江%洪一%叶青%孟津棣
黃廣宇%硃亞江%洪一%葉青%孟津棣
황엄우%주아강%홍일%협청%맹진체
复数乘法累加器%高层次综合%仿真%专用集成电路%信号处理系统%复数
複數乘法纍加器%高層次綜閤%倣真%專用集成電路%信號處理繫統%複數
복수승법루가기%고층차종합%방진%전용집성전로%신호처리계통%복수
复数乘法累加/累减器件(CMAC)是为满足新一代高性能高速信号处理系统的需要而进行研制开发的专用集成电路.本文从CMAC的系统仿真、高层次综合、整体结构的划分及内部单元的性能优化设计进行详细的描述.并进一步针对CMAC 进行了门级仿真和版图优化的讨论和分析.
複數乘法纍加/纍減器件(CMAC)是為滿足新一代高性能高速信號處理繫統的需要而進行研製開髮的專用集成電路.本文從CMAC的繫統倣真、高層次綜閤、整體結構的劃分及內部單元的性能優化設計進行詳細的描述.併進一步針對CMAC 進行瞭門級倣真和版圖優化的討論和分析.
복수승법루가/루감기건(CMAC)시위만족신일대고성능고속신호처리계통적수요이진행연제개발적전용집성전로.본문종CMAC적계통방진、고층차종합、정체결구적화분급내부단원적성능우화설계진행상세적묘술.병진일보침대CMAC 진행료문급방진화판도우화적토론화분석.
