西安电子科技大学学报（自然科学版）
西安電子科技大學學報（自然科學版）
서안전자과기대학학보（자연과학판）
JOURNAL OF XIDIAN UNIVERSITY(NATURAL SCIENCE)
2011年
3期
169-174
,共6页
广义多载波%快速傅里叶变换%单路延时本地反馈%旋转因子
廣義多載波%快速傅裏葉變換%單路延時本地反饋%鏇轉因子
엄의다재파%쾌속부리협변환%단로연시본지반궤%선전인자
针对广义多载波解调,设计了一种输出符合多相滤波器串行输入的512点流水线结构逆快速傅里叶变换处理器,从而避免了系统中额外的数据存储,减少了系统总体的硬件开销和运算延时.处理器基本运算单元采用一种输入正序、输出正序的新型基23单路延时本地反馈结构.经过三级基本单元和一级深度为64的缓存后,最终输出为按逆快速傅里叶变换计算结果以因子8抽取的序列.在具体实现中,还提出了一种提取公因值的方法来优化旋转因子的存储.该处理器用FPGA验证,相比传统基23单路延时反馈结构和基8前向反馈结构,存储资源可分别减少30%和67%,并且比单路延时反馈结构输出延时减少约43%.
針對廣義多載波解調,設計瞭一種輸齣符閤多相濾波器串行輸入的512點流水線結構逆快速傅裏葉變換處理器,從而避免瞭繫統中額外的數據存儲,減少瞭繫統總體的硬件開銷和運算延時.處理器基本運算單元採用一種輸入正序、輸齣正序的新型基23單路延時本地反饋結構.經過三級基本單元和一級深度為64的緩存後,最終輸齣為按逆快速傅裏葉變換計算結果以因子8抽取的序列.在具體實現中,還提齣瞭一種提取公因值的方法來優化鏇轉因子的存儲.該處理器用FPGA驗證,相比傳統基23單路延時反饋結構和基8前嚮反饋結構,存儲資源可分彆減少30%和67%,併且比單路延時反饋結構輸齣延時減少約43%.
침대엄의다재파해조,설계료일충수출부합다상려파기천행수입적512점류수선결구역쾌속부리협변환처리기,종이피면료계통중액외적수거존저,감소료계통총체적경건개소화운산연시.처리기기본운산단원채용일충수입정서、수출정서적신형기23단로연시본지반궤결구.경과삼급기본단원화일급심도위64적완존후,최종수출위안역쾌속부리협변환계산결과이인자8추취적서렬.재구체실현중,환제출료일충제취공인치적방법래우화선전인자적존저.해처리기용FPGA험증,상비전통기23단로연시반궤결구화기8전향반궤결구,존저자원가분별감소30%화67%,병차비단로연시반궤결구수출연시감소약43%.
