重庆邮电大学学报（自然科学版）
重慶郵電大學學報（自然科學版）
중경유전대학학보（자연과학판）
JOURNAL OF CHONGQING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS(NATURAL SCIENCE EDITION)
2007年
z1期
66-68,85
,共4页
预放大-锁存比较器%回扫噪声%模数转换器
預放大-鎖存比較器%迴掃譟聲%模數轉換器
예방대-쇄존비교기%회소조성%모수전환기
介绍了一种适合于高速模数转换器(ADCs)的预放大-锁存(preamplifier-latch)CMOS比较器.此电路结构包括一个预放大器、锁存比较器和输出缓冲器.在预放大器和正反馈锁存比较器之间加入分离电路,以此来减少回扫(kickback)噪声对电路的影响.采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,该比较器在时钟频率为500 MHz,采样频率为40 MHz的时候,可以达到30 μV的精度,功耗大约为0.6 mW.
介紹瞭一種適閤于高速模數轉換器(ADCs)的預放大-鎖存(preamplifier-latch)CMOS比較器.此電路結構包括一箇預放大器、鎖存比較器和輸齣緩遲器.在預放大器和正反饋鎖存比較器之間加入分離電路,以此來減少迴掃(kickback)譟聲對電路的影響.採用0.35 μm標準CMOS工藝庫,在Cadence環境下進行倣真,該比較器在時鐘頻率為500 MHz,採樣頻率為40 MHz的時候,可以達到30 μV的精度,功耗大約為0.6 mW.
개소료일충괄합우고속모수전환기(ADCs)적예방대-쇄존(preamplifier-latch)CMOS비교기.차전로결구포괄일개예방대기、쇄존비교기화수출완충기.재예방대기화정반궤쇄존비교기지간가입분리전로,이차래감소회소(kickback)조성대전로적영향.채용0.35 μm표준CMOS공예고,재Cadence배경하진행방진,해비교기재시종빈솔위500 MHz,채양빈솔위40 MHz적시후,가이체도30 μV적정도,공모대약위0.6 mW.
