计算机应用研究
計算機應用研究
계산궤응용연구
APPLICATION RESEARCH OF COMPUTERS
2009年
6期
2136-2137
,共2页
易立华%邹雪城%刘政林%但永平
易立華%鄒雪城%劉政林%但永平
역립화%추설성%류정림%단영평
高级加密标准%低成本%吞吐率%密钥扩展
高級加密標準%低成本%吞吐率%密鑰擴展
고급가밀표준%저성본%탄토솔%밀약확전
设计了一种高吞吐率低成本的AES协处理器.在加解密过程中采用共享技术,S盒采用复合域算法,减少了面积的需求;在轮内设计四级流水结构,有效地缩短关键路径,从而提高了处理器的数据吞吐率;同时在密钥扩展模块内插入寄存器,保证了轮密钥与轮循环的同步.基于Virtex II Pro FPGA 芯片(90 nm工艺技术)实现该结构,消耗面积仅约2 118 slices;在最高工作频率189 MHz下,128位加密的数据吞吐率达到1.8 Gbps.与同类设计相比,该处理器吞吐率/资源消耗比值较高.
設計瞭一種高吞吐率低成本的AES協處理器.在加解密過程中採用共享技術,S盒採用複閤域算法,減少瞭麵積的需求;在輪內設計四級流水結構,有效地縮短關鍵路徑,從而提高瞭處理器的數據吞吐率;同時在密鑰擴展模塊內插入寄存器,保證瞭輪密鑰與輪循環的同步.基于Virtex II Pro FPGA 芯片(90 nm工藝技術)實現該結構,消耗麵積僅約2 118 slices;在最高工作頻率189 MHz下,128位加密的數據吞吐率達到1.8 Gbps.與同類設計相比,該處理器吞吐率/資源消耗比值較高.
설계료일충고탄토솔저성본적AES협처리기.재가해밀과정중채용공향기술,S합채용복합역산법,감소료면적적수구;재륜내설계사급류수결구,유효지축단관건로경,종이제고료처리기적수거탄토솔;동시재밀약확전모괴내삽입기존기,보증료륜밀약여륜순배적동보.기우Virtex II Pro FPGA 심편(90 nm공예기술)실현해결구,소모면적부약2 118 slices;재최고공작빈솔189 MHz하,128위가밀적수거탄토솔체도1.8 Gbps.여동류설계상비,해처리기탄토솔/자원소모비치교고.
