固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2005年
1期
81-88
,共8页
锁相环%延迟锁定环%鉴相器%电荷泵%压控延迟线
鎖相環%延遲鎖定環%鑒相器%電荷泵%壓控延遲線
쇄상배%연지쇄정배%감상기%전하빙%압공연지선
DLL可以产生精确的延迟效果而不受环境和工艺条件的影响,因而常用来生成稳定的延迟或多相位的时钟信号.文中介绍了延迟锁相环的结构,设计了CMOS工艺DLL具体电路,着重分析了新型的伪差分结构延迟单元,它可使设计简单而且单位延迟时间的选择更加灵活.文中还对DLL在高速以太网发送电路中的应用作了具体的设计和仿真,运用DLL使发送数据的上升、下降时间精确地控制在4 ns±1 ns的范围内.
DLL可以產生精確的延遲效果而不受環境和工藝條件的影響,因而常用來生成穩定的延遲或多相位的時鐘信號.文中介紹瞭延遲鎖相環的結構,設計瞭CMOS工藝DLL具體電路,著重分析瞭新型的偽差分結構延遲單元,它可使設計簡單而且單位延遲時間的選擇更加靈活.文中還對DLL在高速以太網髮送電路中的應用作瞭具體的設計和倣真,運用DLL使髮送數據的上升、下降時間精確地控製在4 ns±1 ns的範圍內.
DLL가이산생정학적연지효과이불수배경화공예조건적영향,인이상용래생성은정적연지혹다상위적시종신호.문중개소료연지쇄상배적결구,설계료CMOS공예DLL구체전로,착중분석료신형적위차분결구연지단원,타가사설계간단이차단위연지시간적선택경가령활.문중환대DLL재고속이태망발송전로중적응용작료구체적설계화방진,운용DLL사발송수거적상승、하강시간정학지공제재4 ns±1 ns적범위내.
