微型机与应用
微型機與應用
미형궤여응용
MICROCOMPUTER & ITS APPLICATIONS
2012年
4期
37-39
,共3页
FPGA%乒乓机制%Verilog%HDL语言%Virtex-Ⅱ开发板
FPGA%乒乓機製%Verilog%HDL語言%Virtex-Ⅱ開髮闆
FPGA%핑퐁궤제%Verilog%HDL어언%Virtex-Ⅱ개발판
FPGA%ping-pong mechanism%Verilog HDL language%Virtex-Ⅱ development board
提出了基于FPGA的视频监控系统整体实现方案。首先介绍了在FPGA中设计I2C总线配置模块对视频处理芯片进行合理的配置，然后简单介绍了视频信号的处理过程。经过处理后的视频信号通过乒乓机制存储到SDRAM缓存，最后按照VGA的时序送到显示器正常显示。本设计采用Ver—ilogHDL语言编写程序，并用Modelsim软件进行仿真，采用ISE下载到Virtex-Ⅱ XC2VP30 FFG896开发板实现了视频监控功能。
提齣瞭基于FPGA的視頻鑑控繫統整體實現方案。首先介紹瞭在FPGA中設計I2C總線配置模塊對視頻處理芯片進行閤理的配置，然後簡單介紹瞭視頻信號的處理過程。經過處理後的視頻信號通過乒乓機製存儲到SDRAM緩存，最後按照VGA的時序送到顯示器正常顯示。本設計採用Ver—ilogHDL語言編寫程序，併用Modelsim軟件進行倣真，採用ISE下載到Virtex-Ⅱ XC2VP30 FFG896開髮闆實現瞭視頻鑑控功能。
제출료기우FPGA적시빈감공계통정체실현방안。수선개소료재FPGA중설계I2C총선배치모괴대시빈처리심편진행합리적배치，연후간단개소료시빈신호적처리과정。경과처리후적시빈신호통과핑퐁궤제존저도SDRAM완존，최후안조VGA적시서송도현시기정상현시。본설계채용Ver—ilogHDL어언편사정서，병용Modelsim연건진행방진，채용ISE하재도Virtex-Ⅱ XC2VP30 FFG896개발판실현료시빈감공공능。
The overall implementation plan of the video monitoring system based on FPGA is proposed in this paper. Firstly, it describes the design of the reasonable configuration of video processing chip with module of I2C bus in FPGA,then gives the brief details of the video signal processing. After the processing, the video signal will be stored into SDRAM cache memory through the ping-pong mechanism. At last, it will be send to the monitor according to the sequence of the VGA. This design uses Verilog HDL language to program, uses Modelsim simulation software,and downloades to Virtex-Ⅱ XC2VP30 FFG896 development board to ac.hieve functional with ISE.
