电子与封装
電子與封裝
전자여봉장
EIECTRONICS AND PACKAGING
2011年
1期
18-21
,共4页
VMM验证%SystemVerilog%DesignWare VIP%系统芯片
VMM驗證%SystemVerilog%DesignWare VIP%繫統芯片
VMM험증%SystemVerilog%DesignWare VIP%계통심편
随着集成电路规模和设计复杂度的快速增长,芯片验证的难度也不断加大,芯片验证的工作量达到了整个芯片研发的70%,已然成为缩短芯片上市时间的瓶颈.VMM是synopsys公司推出的基于systemverilog的一套验证方法学,已经成为SOC验证的主流方法学.SOC系统采用ARM9处理器和DSP处理器,基于AMBA总线架构.SOC验证包括集成验证和系统验证,相对于系统验证,集成验证具有运行速度快的特点,在芯片验证中极其重要.文中结合项目来介绍SOC集成验证,运用业界主流的VMM验证方法学并结合DesignWare VIP来搭建集成验证环境,通过VMM类的介绍来说明验证的过程,并提出验证环境归一化的思想.
隨著集成電路規模和設計複雜度的快速增長,芯片驗證的難度也不斷加大,芯片驗證的工作量達到瞭整箇芯片研髮的70%,已然成為縮短芯片上市時間的瓶頸.VMM是synopsys公司推齣的基于systemverilog的一套驗證方法學,已經成為SOC驗證的主流方法學.SOC繫統採用ARM9處理器和DSP處理器,基于AMBA總線架構.SOC驗證包括集成驗證和繫統驗證,相對于繫統驗證,集成驗證具有運行速度快的特點,在芯片驗證中極其重要.文中結閤項目來介紹SOC集成驗證,運用業界主流的VMM驗證方法學併結閤DesignWare VIP來搭建集成驗證環境,通過VMM類的介紹來說明驗證的過程,併提齣驗證環境歸一化的思想.
수착집성전로규모화설계복잡도적쾌속증장,심편험증적난도야불단가대,심편험증적공작량체도료정개심편연발적70%,이연성위축단심편상시시간적병경.VMM시synopsys공사추출적기우systemverilog적일투험증방법학,이경성위SOC험증적주류방법학.SOC계통채용ARM9처리기화DSP처리기,기우AMBA총선가구.SOC험증포괄집성험증화계통험증,상대우계통험증,집성험증구유운행속도쾌적특점,재심편험증중겁기중요.문중결합항목래개소SOC집성험증,운용업계주류적VMM험증방법학병결합DesignWare VIP래탑건집성험증배경,통과VMM류적개소래설명험증적과정,병제출험증배경귀일화적사상.
