用VHDL语言在CPLD/FPGA上实现浮点运算
용VHDL어언재CPLD/FPGA상실현부점운산
Implementation of float number operation on CPLD/FPGA chip by VHDL
  • 万方数据
    暨南大学学报(自然科学与医学版) 기남대학학보(자연과학여의학판)
    JOURNAL OF JINAN UNIVERSITY(NATURAL SCIENCE)
    2002年 5期 19-24 ,共6页

    沈明发%易清明%黄伟英%周伟贤

    침명발%역청명%황위영%주위현

    超高速集成电路硬件描述语言VHDL%浮点运算%复杂可编程逻辑器件CPLD/FPGA现场可编程门阵列 超高速集成電路硬件描述語言VHDL%浮點運算%複雜可編程邏輯器件CPLD/FPGA現場可編程門陣列
    초고속집성전로경건묘술어언VHDL%부점운산%복잡가편정라집기건CPLD/FPGA현장가편정문진렬
    介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLX10K系列产品为硬件平台,以MaxplusⅡ为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算.
    개소료용VHDL어언재경건심편상실현부점가/감법、부점승법운산적방법,병이Altera공사적FLX10K계렬산품위경건평태,이MaxplusⅡ위연건공구,실현료6점실서렬부점가/감법운산화부점승법운산.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문