2.125~3.125GHz高速CMOS锁相环电路设计
2.125~3.125GHz고속CMOS쇄상배전로설계
Design of a 2.125 - 3.125 GHz CMOS Phase-Locked Loop
저자의 최근 논문