电子元件与材料
電子元件與材料
전자원건여재료
ELECTRONIC COMPONENTS & MATERIALS
2011年
3期
32-35
,共4页
娄建忠%代鹏超%李曼%赵冬月%刘保亭
婁建忠%代鵬超%李曼%趙鼕月%劉保亭
루건충%대붕초%리만%조동월%류보정
硅衬底外延CeO2薄膜%高k栅介质层%介电性能
硅襯底外延CeO2薄膜%高k柵介質層%介電性能
규츤저외연CeO2박막%고k책개질층%개전성능
利用脉冲激光沉积两步生长法在Si(111)衬底上制备了厚度为10～40nm的外延CeO<,2>薄膜,构建了Pt/CeO<,2>/Si MOS结构.研究了CeO<,2>薄膜的界面及介电性能,实验发现,界面处存在的电荷对MOS结构C-V特性的测量有较大影响,采用两步生长法制备的外延CeO<,2>薄膜在保持较大介电常数的同时有效降低了界面态密度.由等效氧化物厚度一物理厚度曲线得出CeO<,2>薄膜的介电常数为37;根据Hill-Coleman法计算出CeO<,2>薄膜界面态密度为10<,12>量级.
利用脈遲激光沉積兩步生長法在Si(111)襯底上製備瞭厚度為10～40nm的外延CeO<,2>薄膜,構建瞭Pt/CeO<,2>/Si MOS結構.研究瞭CeO<,2>薄膜的界麵及介電性能,實驗髮現,界麵處存在的電荷對MOS結構C-V特性的測量有較大影響,採用兩步生長法製備的外延CeO<,2>薄膜在保持較大介電常數的同時有效降低瞭界麵態密度.由等效氧化物厚度一物理厚度麯線得齣CeO<,2>薄膜的介電常數為37;根據Hill-Coleman法計算齣CeO<,2>薄膜界麵態密度為10<,12>量級.
이용맥충격광침적량보생장법재Si(111)츤저상제비료후도위10～40nm적외연CeO<,2>박막,구건료Pt/CeO<,2>/Si MOS결구.연구료CeO<,2>박막적계면급개전성능,실험발현,계면처존재적전하대MOS결구C-V특성적측량유교대영향,채용량보생장법제비적외연CeO<,2>박막재보지교대개전상수적동시유효강저료계면태밀도.유등효양화물후도일물리후도곡선득출CeO<,2>박막적개전상수위37;근거Hill-Coleman법계산출CeO<,2>박막계면태밀도위10<,12>량급.
