固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2006年
2期
255-259
,共5页
综合技术%版图设计%网表%验证
綜閤技術%版圖設計%網錶%驗證
종합기술%판도설계%망표%험증
对静态随机存储器(SRAM)全定制设计过程中的版图设计工作量大、重复性强的问题进行了分析,并在此基础上提出了一种新的应用于SRAM设计的快速综合技术.这种技术充分利用SRAM电路重复单元多的特点,在设计过程中尽可能把电路版图的硬件设计转换为使用软件来实现,节省了大量的版图设计和验证的时间,从而提高了工作效率.这种技术在龙芯Ⅱ号CPU的SRAM设计中得到了应用;芯片采用的是中芯国际0.18μm CMOS工艺.流片验证表明,该技术对于大容量的SRAM设计是较为准确而且有效的.
對靜態隨機存儲器(SRAM)全定製設計過程中的版圖設計工作量大、重複性彊的問題進行瞭分析,併在此基礎上提齣瞭一種新的應用于SRAM設計的快速綜閤技術.這種技術充分利用SRAM電路重複單元多的特點,在設計過程中儘可能把電路版圖的硬件設計轉換為使用軟件來實現,節省瞭大量的版圖設計和驗證的時間,從而提高瞭工作效率.這種技術在龍芯Ⅱ號CPU的SRAM設計中得到瞭應用;芯片採用的是中芯國際0.18μm CMOS工藝.流片驗證錶明,該技術對于大容量的SRAM設計是較為準確而且有效的.
대정태수궤존저기(SRAM)전정제설계과정중적판도설계공작량대、중복성강적문제진행료분석,병재차기출상제출료일충신적응용우SRAM설계적쾌속종합기술.저충기술충분이용SRAM전로중복단원다적특점,재설계과정중진가능파전로판도적경건설계전환위사용연건래실현,절성료대량적판도설계화험증적시간,종이제고료공작효솔.저충기술재룡심Ⅱ호CPU적SRAM설계중득도료응용;심편채용적시중심국제0.18μm CMOS공예.류편험증표명,해기술대우대용량적SRAM설계시교위준학이차유효적.
