西安工业大学学报
西安工業大學學報
서안공업대학학보
JOURNAL OF XI'AN TECHNOLOGICAL UNIVERSITY
2012年
2期
87-92
,共6页
时序控制%FPGA%延时电路%多机通讯
時序控製%FPGA%延時電路%多機通訊
시서공제%FPGA%연시전로%다궤통신
为满足兵器试验中多台设备在不同时刻启动工作的需求,研制了一种多路时间序列控制仪.控制仪由单片机控制电路、时序电路控制模块、输入输出隔离电路以及通讯电路组成,控制仪在接收到启动触发信号后,单片机与FPGA组成的时序电路控制模块根据预先设定延时值输出延时触发信号,经驱动后触发测试设备工作.延时值通过计算机或仪器面板上拨码盘输入.设计的时序控制仪可实现20路独立延时通道,每路可在0～10 s(最小步进单位100 ns)范围内可调,输出延时触发信号幅度最大为12V,输出脉冲宽度为5 ms,延时误差优于2μs.
為滿足兵器試驗中多檯設備在不同時刻啟動工作的需求,研製瞭一種多路時間序列控製儀.控製儀由單片機控製電路、時序電路控製模塊、輸入輸齣隔離電路以及通訊電路組成,控製儀在接收到啟動觸髮信號後,單片機與FPGA組成的時序電路控製模塊根據預先設定延時值輸齣延時觸髮信號,經驅動後觸髮測試設備工作.延時值通過計算機或儀器麵闆上撥碼盤輸入.設計的時序控製儀可實現20路獨立延時通道,每路可在0～10 s(最小步進單位100 ns)範圍內可調,輸齣延時觸髮信號幅度最大為12V,輸齣脈遲寬度為5 ms,延時誤差優于2μs.
위만족병기시험중다태설비재불동시각계동공작적수구,연제료일충다로시간서렬공제의.공제의유단편궤공제전로、시서전로공제모괴、수입수출격리전로이급통신전로조성,공제의재접수도계동촉발신호후,단편궤여FPGA조성적시서전로공제모괴근거예선설정연시치수출연시촉발신호,경구동후촉발측시설비공작.연시치통과계산궤혹의기면판상발마반수입.설계적시서공제의가실현20로독립연시통도,매로가재0～10 s(최소보진단위100 ns)범위내가조,수출연시촉발신호폭도최대위12V,수출맥충관도위5 ms,연시오차우우2μs.
