现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2009年
24期
147-150
,共4页
可编程逻辑器件%模数转换%二-十进制码显示%接口电路
可編程邏輯器件%模數轉換%二-十進製碼顯示%接口電路
가편정라집기건%모수전환%이-십진제마현시%접구전로
常规数据采集与显示方法是应用CPU或DSP通过软件控制数据采集的模/数转换,这样将会频繁中断系统的运行,从而降低系统的运算速度,数据采集的速度也将受到限制.通过CPLD实现由硬件控制模/数转换和数据显示,最大限度地提高系统的信号采集和处理能力.这里运用VHDL硬件编程语言,通过状态机设计程序,完成A/D转换芯片与可编程逻辑芯片的接口.将A/D转换结果以BCD码形式通过CPLD芯片进行显示,实时观测转换进程,给出了BCD码转换流程图,完成相应电路设计,通过QuartusⅡ软件进行仿真,并在开发系统上成功实现功能验证,提高了系统的运算速度.
常規數據採集與顯示方法是應用CPU或DSP通過軟件控製數據採集的模/數轉換,這樣將會頻繁中斷繫統的運行,從而降低繫統的運算速度,數據採集的速度也將受到限製.通過CPLD實現由硬件控製模/數轉換和數據顯示,最大限度地提高繫統的信號採集和處理能力.這裏運用VHDL硬件編程語言,通過狀態機設計程序,完成A/D轉換芯片與可編程邏輯芯片的接口.將A/D轉換結果以BCD碼形式通過CPLD芯片進行顯示,實時觀測轉換進程,給齣瞭BCD碼轉換流程圖,完成相應電路設計,通過QuartusⅡ軟件進行倣真,併在開髮繫統上成功實現功能驗證,提高瞭繫統的運算速度.
상규수거채집여현시방법시응용CPU혹DSP통과연건공제수거채집적모/수전환,저양장회빈번중단계통적운행,종이강저계통적운산속도,수거채집적속도야장수도한제.통과CPLD실현유경건공제모/수전환화수거현시,최대한도지제고계통적신호채집화처리능력.저리운용VHDL경건편정어언,통과상태궤설계정서,완성A/D전환심편여가편정라집심편적접구.장A/D전환결과이BCD마형식통과CPLD심편진행현시,실시관측전환진정,급출료BCD마전환류정도,완성상응전로설계,통과QuartusⅡ연건진행방진,병재개발계통상성공실현공능험증,제고료계통적운산속도.
