北京电子科技学院学报
北京電子科技學院學報
북경전자과기학원학보
JOURNAL OF BEIJING ELECTRONIC SCIENCE AND TECHNOLOGY INSTITUTE
2004年
4期
47-51
,共5页
Turbo码%MAX-LOG-MAP算法%FPGA%流水线结构%多时钟
Turbo碼%MAX-LOG-MAP算法%FPGA%流水線結構%多時鐘
Turbo마%MAX-LOG-MAP산법%FPGA%류수선결구%다시종
讨论了基于滑窗MAX-LOG-MAP算法的Turbo码译码器的FPGA实现方案.采用基于流水线和多时钟的设计,提高了译码速度,同时在对算法流程分析基础上,通过优化设计,减少了译码所需的存储量.整个设计用VHDL语言描述,并在Altera公司的Cyclone系列上得到了实现.
討論瞭基于滑窗MAX-LOG-MAP算法的Turbo碼譯碼器的FPGA實現方案.採用基于流水線和多時鐘的設計,提高瞭譯碼速度,同時在對算法流程分析基礎上,通過優化設計,減少瞭譯碼所需的存儲量.整箇設計用VHDL語言描述,併在Altera公司的Cyclone繫列上得到瞭實現.
토론료기우활창MAX-LOG-MAP산법적Turbo마역마기적FPGA실현방안.채용기우류수선화다시종적설계,제고료역마속도,동시재대산법류정분석기출상,통과우화설계,감소료역마소수적존저량.정개설계용VHDL어언묘술,병재Altera공사적Cyclone계렬상득도료실현.