电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2010年
4期
102-104
,共3页
低密度奇偶校验码(LDPC)%FPGA%校验矩阵
低密度奇偶校驗碼(LDPC)%FPGA%校驗矩陣
저밀도기우교험마(LDPC)%FPGA%교험구진
针对低密度奇偶校验码(简称LDPC码)的直接编码运算量较大、复杂度高,根据Richardson和Urbanke(RU)建议的编码方案,介绍一种适于在FPGA上实现,利用有效校验矩阵来降低编码复杂度的LDPC编码方案,给出了编码器设计实现的原理和编码器的结构和基本组成.在Quartus Ⅱ 7.2软件平台上采用基于FPGA的VHDL语言实现了有效的编码过程.结果表明:此方案在保证高效可靠传输的同时降低了实现的复杂度.这种编码方案可灵活应用于不同的校验矩阵H,码长和码率的系统中.
針對低密度奇偶校驗碼(簡稱LDPC碼)的直接編碼運算量較大、複雜度高,根據Richardson和Urbanke(RU)建議的編碼方案,介紹一種適于在FPGA上實現,利用有效校驗矩陣來降低編碼複雜度的LDPC編碼方案,給齣瞭編碼器設計實現的原理和編碼器的結構和基本組成.在Quartus Ⅱ 7.2軟件平檯上採用基于FPGA的VHDL語言實現瞭有效的編碼過程.結果錶明:此方案在保證高效可靠傳輸的同時降低瞭實現的複雜度.這種編碼方案可靈活應用于不同的校驗矩陣H,碼長和碼率的繫統中.
침대저밀도기우교험마(간칭LDPC마)적직접편마운산량교대、복잡도고,근거Richardson화Urbanke(RU)건의적편마방안,개소일충괄우재FPGA상실현,이용유효교험구진래강저편마복잡도적LDPC편마방안,급출료편마기설계실현적원리화편마기적결구화기본조성.재Quartus Ⅱ 7.2연건평태상채용기우FPGA적VHDL어언실현료유효적편마과정.결과표명:차방안재보증고효가고전수적동시강저료실현적복잡도.저충편마방안가령활응용우불동적교험구진H,마장화마솔적계통중.
