电子器件
電子器件
전자기건
JOURNAL OF ELECTRON DEVICES
2011年
3期
320-323
,共4页
刘萌%冯海洲%李康%马佩军%史江一
劉萌%馮海洲%李康%馬珮軍%史江一
류맹%풍해주%리강%마패군%사강일
网络处理器%VMM%验证平台%SustemVeriog
網絡處理器%VMM%驗證平檯%SustemVeriog
망락처리기%VMM%험증평태%SustemVeriog
描述了一种基于SystemVerilog的网络处理器验证平台设计.该验证平台基于VMM架构,采用SystemVerilog语言编写所需的验证组件和功能覆盖率代码,并在设计代码中插入断言(SVA),将两者结合起来,能够快速、准确的定位出网络处理器在执行过程中发生的错误,有效对其进行功能验证.
描述瞭一種基于SystemVerilog的網絡處理器驗證平檯設計.該驗證平檯基于VMM架構,採用SystemVerilog語言編寫所需的驗證組件和功能覆蓋率代碼,併在設計代碼中插入斷言(SVA),將兩者結閤起來,能夠快速、準確的定位齣網絡處理器在執行過程中髮生的錯誤,有效對其進行功能驗證.
묘술료일충기우SystemVerilog적망락처리기험증평태설계.해험증평태기우VMM가구,채용SystemVerilog어언편사소수적험증조건화공능복개솔대마,병재설계대마중삽입단언(SVA),장량자결합기래,능구쾌속、준학적정위출망락처리기재집행과정중발생적착오,유효대기진행공능험증.
