基于FPGA的3-DES双向数据传输高速加/解密芯片设计
기우FPGA적3-DES쌍향수거전수고속가/해밀심편설계
Design of FPGA-based 3-DES Two-way High-speed Data Eneryption / Decryption Chip
  • 万方数据
    通信技术 통신기술
    COMMUNICATIONS TECHNOLOGY
    2009年 5期 230-232 ,共3页

    石新峰%董蕴华%杨航

    석신봉%동온화%양항

    DES%3-DES%FPGA%Cyclone Ⅱ EP2C70F896C8 DES%3-DES%FPGA%Cyclone Ⅱ EP2C70F896C8
    DES%3-DES%FPGA%Cyclone Ⅱ EP2C70F896C8
    介绍了DES和3-DES算法,并阐述了用FPGA芯片进行高速硬件加/解密的设计方法以及关键问题的解决方案,最后利用Altera公司的Cyclone Ⅱ EP2C70F896C8器件设计了一款3-DES双向数据传输加/解密芯片,从而将复杂的加/解密运算通过FPGA单芯片实现,提高了加密速度和破译难度.
    개소료DES화3-DES산법,병천술료용FPGA심편진행고속경건가/해밀적설계방법이급관건문제적해결방안,최후이용Altera공사적Cyclone Ⅱ EP2C70F896C8기건설계료일관3-DES쌍향수거전수가/해밀심편,종이장복잡적가/해밀운산통과FPGA단심편실현,제고료가밀속도화파역난도.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문