自动化技术与应用
自動化技術與應用
자동화기술여응용
TECHNIQUES OF AUTOMATION AND APPLICATIONS
2006年
11期
27-29
,共3页
除法%FPGA%verilog%查找表
除法%FPGA%verilog%查找錶
제법%FPGA%verilog%사조표
介绍了一种新的除法算法,该算法是利用Taylor展开公式的近似,采用两次乘法操作和一张较小的查找表.整个算法采用verilog语言描叙,设计灵活、实现简单.仿真结果表明该算法具备较高的精度与较快的运算速度.
介紹瞭一種新的除法算法,該算法是利用Taylor展開公式的近似,採用兩次乘法操作和一張較小的查找錶.整箇算法採用verilog語言描敘,設計靈活、實現簡單.倣真結果錶明該算法具備較高的精度與較快的運算速度.
개소료일충신적제법산법,해산법시이용Taylor전개공식적근사,채용량차승법조작화일장교소적사조표.정개산법채용verilog어언묘서,설계령활、실현간단.방진결과표명해산법구비교고적정도여교쾌적운산속도.
