RTC模块中分频器Verilog
RTC모괴중분빈기Verilog
Verilog Design and Research of Divider in RTC Module
  • 万方数据
    电子测量技术 전자측량기술
    ELECTRONIC MEASUREMENT TECHNOLOGY
    2005年 5期 3-4 ,共2页

    马玉韬%秦建业%付宇卓

    마옥도%진건업%부우탁

    分频器%毛刺%可测试性 分頻器%毛刺%可測試性
    분빈기%모자%가측시성
    文中研究在RTC模块中分频器设计的Verilog HDL实现.先对设计中出现的毛刺、可测试性问题作分析,然后对上述问题分别给出恰当的解决方法,最后利用综合工具得到的面积数据证明了采用技术的可行性和合理性.
    문중연구재RTC모괴중분빈기설계적Verilog HDL실현.선대설계중출현적모자、가측시성문제작분석,연후대상술문제분별급출흡당적해결방법,최후이용종합공구득도적면적수거증명료채용기술적가행성화합이성.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문