机电一体化
機電一體化
궤전일체화
MECHATRONICS
2002年
2期
13-16
,共4页
VHDL%精度%人机界面%测试核
VHDL%精度%人機界麵%測試覈
VHDL%정도%인궤계면%측시핵
本文介绍以FLEX10K器件为虚拟集成仪器核,辅之以模拟输入电路,借助Delphi 5.0实现操作界面和软件设计,由PC机完成对幅度为50mV～10V、频率为lHz～10MHz的正弦波、方波、三角波等周期信号,完成10-5以上精度的全自动化测濒、计数和单一脉冲计时测量的设计与实现.
本文介紹以FLEX10K器件為虛擬集成儀器覈,輔之以模擬輸入電路,藉助Delphi 5.0實現操作界麵和軟件設計,由PC機完成對幅度為50mV～10V、頻率為lHz～10MHz的正絃波、方波、三角波等週期信號,完成10-5以上精度的全自動化測瀕、計數和單一脈遲計時測量的設計與實現.
본문개소이FLEX10K기건위허의집성의기핵,보지이모의수입전로,차조Delphi 5.0실현조작계면화연건설계,유PC궤완성대폭도위50mV～10V、빈솔위lHz～10MHz적정현파、방파、삼각파등주기신호,완성10-5이상정도적전자동화측빈、계수화단일맥충계시측량적설계여실현.
