半导体技术
半導體技術
반도체기술
SEMICONDUCTOR TECHNOLOGY
2001年
4期
42-45
,共4页
文治平%吴一平%毕波
文治平%吳一平%畢波
문치평%오일평%필파
VLSI%数字相关%载波解调%本地码产生
VLSI%數字相關%載波解調%本地碼產生
VLSI%수자상관%재파해조%본지마산생
提出了一种高速单片数字相关器VLSI结构设计方法，结合扩频解扩芯片的实际需要，设计了包含16路数字相关器、集成规模达20万门的试验芯片，采用0.5μm三层金属CMOS工艺制造。测试表明，在3.3V工作电压和60MHz工作频率下，芯片的各项性能均达到设计要求。
提齣瞭一種高速單片數字相關器VLSI結構設計方法，結閤擴頻解擴芯片的實際需要，設計瞭包含16路數字相關器、集成規模達20萬門的試驗芯片，採用0.5μm三層金屬CMOS工藝製造。測試錶明，在3.3V工作電壓和60MHz工作頻率下，芯片的各項性能均達到設計要求。
제출료일충고속단편수자상관기VLSI결구설계방법，결합확빈해확심편적실제수요，설계료포함16로수자상관기、집성규모체20만문적시험심편，채용0.5μm삼층금속CMOS공예제조。측시표명，재3.3V공작전압화60MHz공작빈솔하，심편적각항성능균체도설계요구。
