现代计算机：上半月版
現代計算機：上半月版
현대계산궤：상반월판
Modern Computer
2011年
6期
74-76
,共3页
数控分频%VHDL%FPGA%仿真
數控分頻%VHDL%FPGA%倣真
수공분빈%VHDL%FPGA%방진
Numerical Control Frequency Divider%VHDL%FPGA%Simulation
针对FPGA外部时钟信号过高的特点,在分析偶数分频和奇数分频的基础上,采用VHDL设计一种占空比为50%的数控分频器,并在QuartusⅡ环境下进行仿真实验。实验结果表明,设计方案是可行的,具有很强的实用价值。
針對FPGA外部時鐘信號過高的特點,在分析偶數分頻和奇數分頻的基礎上,採用VHDL設計一種佔空比為50%的數控分頻器,併在QuartusⅡ環境下進行倣真實驗。實驗結果錶明,設計方案是可行的,具有很彊的實用價值。
침대FPGA외부시종신호과고적특점,재분석우수분빈화기수분빈적기출상,채용VHDL설계일충점공비위50%적수공분빈기,병재QuartusⅡ배경하진행방진실험。실험결과표명,설계방안시가행적,구유흔강적실용개치。
Aiming at the characteristic that FPGA external clock sign is too high,designs a numerical control frequency divider by using VHDL based on the analysis of even frequency division and odd frequency division.And simulates in Quartus II.The experimental result shows that the design of the frequency divider is feasible.
