电视技术
電視技術
전시기술
TV ENGINEERING
2012年
17期
96-99,105
,共5页
高聪%陈福深%王德胜%刘海洋%刘怡%刘桂芬
高聰%陳福深%王德勝%劉海洋%劉怡%劉桂芬
고총%진복심%왕덕성%류해양%류이%류계분
SDRAM控制器%图像压缩%兵乓存储%FPGA实现
SDRAM控製器%圖像壓縮%兵乓存儲%FPGA實現
SDRAM공제기%도상압축%병퐁존저%FPGA실현
以ALTERA公司StratixⅡ系列EP2S60F672I4N FPGA为处理核心,一路将所接收的图像数据经过Linkport模块进行时序转换后送入DSP,DSP在对图像数据处理后,计算出目标位置;另一路对所接收的图像数据在两块SRAM缓存下,以两块SDRAM组成的乒乓结构为存储单元,对不同模式下接收的16bit图像数据实现了90°旋转,经过数据压缩,在接收到DSP所发送的目标位置后,在目标位置上进行字符叠加,并送入所配置的ADV7179显示时序后进行显示输出.最后对各个模块之间数据处理与相应的时序关系和显示中可能出现的问题进行了简要的分析.
以ALTERA公司StratixⅡ繫列EP2S60F672I4N FPGA為處理覈心,一路將所接收的圖像數據經過Linkport模塊進行時序轉換後送入DSP,DSP在對圖像數據處理後,計算齣目標位置;另一路對所接收的圖像數據在兩塊SRAM緩存下,以兩塊SDRAM組成的乒乓結構為存儲單元,對不同模式下接收的16bit圖像數據實現瞭90°鏇轉,經過數據壓縮,在接收到DSP所髮送的目標位置後,在目標位置上進行字符疊加,併送入所配置的ADV7179顯示時序後進行顯示輸齣.最後對各箇模塊之間數據處理與相應的時序關繫和顯示中可能齣現的問題進行瞭簡要的分析.
이ALTERA공사StratixⅡ계렬EP2S60F672I4N FPGA위처리핵심,일로장소접수적도상수거경과Linkport모괴진행시서전환후송입DSP,DSP재대도상수거처리후,계산출목표위치;령일로대소접수적도상수거재량괴SRAM완존하,이량괴SDRAM조성적핑퐁결구위존저단원,대불동모식하접수적16bit도상수거실현료90°선전,경과수거압축,재접수도DSP소발송적목표위치후,재목표위치상진행자부첩가,병송입소배치적ADV7179현시시서후진행현시수출.최후대각개모괴지간수거처리여상응적시서관계화현시중가능출현적문제진행료간요적분석.
